¸ðÁý¿ä°­ ±¸ºÐ ¼¼ºÎ¾÷¹« ¹× ÀÚ°Ý¿ä°Ç/¿ì´ë»çÇ× ¸ðÁý Àοø ±Ù¹« Áö¿ª ¹®ÀÇó ¹«Àμö»óÁ¤ ¼±Ã¼ ¼³°è/ÇØ¼® [Á÷¹«³»¿ë] ¡Û ¹«Àμö»óÁ¤ ÃßÁø½Ã½ºÅÛ(µðÁ©, Àü±âÃßÁø µî) ¼³°è ¡Û ¹«Àμö»óÁ¤ ÃßÁø Á¦¾î [ÀÚ°Ý¿ä°Ç] ¡Û ±â°ü°øÇÐ/¸ÞīƮ·Î´Ð½º °øÇÐ Àü°ø ÇлçÀÌ»ó ¡Û ¹«Àμö»óÁ¤ °ü·Ã ½Ç¹« °æ·Â 8³â ÀÌ»ó(¼®»ç/¹Ú»ç ±â°£ Æ÷ÇÔ) ¡Û ¹«Àμö»óÁ¤ ÃßÁø½Ã½ºÅÛ ¼³°è ¹× Á¦¾î, ÇØ»ó ½ÃÇè À¯°æÇèÀÚ [¿ì´ë¿ä°Ç] ¡Û PLC Á¦¾î Åø(LabVIEW µî), 3D ¸ðµ¨¸µ Åø(CATIA, Inventor, SOLID WORKS µî) ¼÷·ÃÀÚ ¡Û ¿µ¾î ȸȭ ¿ª·® ¿ì¼öÀÚ 0¸í ±¸¹Ì ÇÑÈ­ÀÎ 1:1 ¹®ÀÇÇϱ⠹«ÀÎÀá¼öÁ¤ ¼±Ã¼ ¼³°è/ÇØ¼® [Á÷¹«³»¿ë] ¡Û ¹«ÀÎÀá¼öÁ¤ Ç÷§Æû ¼³°è ¡Û ¹«ÀÎÀá¼öÁ¤ ÀüÀåºÎ ȸ·Î ¼³°è ¡Û ¹«ÀÎÀá¼öÁ¤ ³»/¿ÜºÎ Àåºñ ¿¬µ¿À» À§ÇÑ FPGA ¼³°è [ÀÚ°Ý¿ä°Ç] ¡Û ±â°è/Àü±â/ÀüÀÚ °øÇÐ Àü°ø ÇлçÀÌ»ó ¡Û ¹«ÀÎÀá¼öÁ¤ °ü·Ã ½Ç¹« °æ·Â 8³â ÀÌ»ó(¼®»ç/¹Ú»ç ±â°£ Æ÷ÇÔ) ¡Û ¹«ÀÎÀá¼öÁ¤ ³»ºÎ ±â±¸¼³°è, ÀüÀåºÎ ȸ·Î ¼³°è ¹× FPGA ¼³°è À¯°æÇèÀÚ [¿ì´ë¿ä°Ç] ¡Û ¼³°è Åø(¼Ö¸®µå¿÷½º, ¿ÀÅäijµå, ORCAD µî) ¼÷·ÃÀÚ ¡Û ȯ°æ½ÃÇè(ÀüÀÚÆÄ½ÃÇè, ¿Âµµ½ÃÇè, Áøµ¿½ÃÇè µî) À¯°æÇèÀÚ ¡Û ¿Ü±¹¾î ȸȭ ¿ª·® ¿ì¼öÀÚ 0¸í ±¸¹Ì ÇÑÈ­ÀÎ 1:1 ¹®ÀÇÇϱâ