ÇÑÈ­½Ã½ºÅÛ ¿ìÁÖ»ç¾÷ºÎ, À§¼º R&D ¿£Áö´Ï¾î °æ·ÂÁ÷ ä¿ë ÁøÇà

ÇÑÈ­½Ã½ºÅÛÀÌ ¿ìÁÖ»ç¾÷ºÎ À§¼º R&D ºÐ¾ß °æ·ÂÁ÷ ä¿ëÀ» ÁøÇàÇÑ´Ù. À̹ø ä¿ëÀº µðÁöÅÐ HW ¿£Áö´Ï¾î, Àú±Ëµµ À§¼ºÅë½Å OBP ½Åȣ󸮺Π°³¹ß, À§¼º SAR žÀçü ½Åȣó¸® ¹× Á¦¾î ÀåÄ¡ °³¹ß, À§¼ºSE(ÅëÇÕ¡¤½ÃÇè / ÀÓ¹«¿î¿ë¡¤ÀÚ¼¼Á¦¾î), À§¼ºÃ¼ Àü±âÁ¾ÇÕ ¿£Áö´Ï¾î, À§¼ºÅë½Å½Ã½ºÅÛ RF ¿£Áö´Ï¾î µî ÃÑ 7°³ ºÐ¾ß¿¡ °ÉÃÄ ÀÌ·ç¾îÁö¸ç, Àü Á÷¹« ¸ðµÎ Á¤±ÔÁ÷À¸·Î ä¿ëµÈ´Ù.

´ã´çÇÏ°Ô µÉ ¾÷¹«´Â Á÷¹«º°·Î ´Ù¾çÇÏ´Ù. µðÁöÅÐ HW ¿£Áö´Ï¾î´Â À§¼º žÀçÄÄÇ»ÅÍ ¾ÆÅ°ÅØÃ³ ¼³°è, Åë½Å I/F ¹× ÇÁ·ÎÅäÄÝ ¼³°è¡¤ºÐ¼®, ȸ·Î ¼³°è¡¤ºÐ¼®, ½Å·Ú¼º ºÐ¼®(PSA, WCA, FMECA, Reliability Analysis), À§¼ºÃ¼ ÅëÇÕ ½ÃÇè Áö¿øÀ» ¸Ã°Ô µÇ¸ç, Àú±Ëµµ À§¼ºÅë½Å OBP ½Åȣ󸮺Π°³¹ß Á÷¹«¿¡¼­´Â Åë½Å¸ðµ© Waveform FPGA °³¹ß, Åë½Å½Åȣó¸® M&S ¹× ¼º´ÉºÐ¼®, AMD FPGA º¸µå °³¹ß ¹× °ËÁõÀ» ´ã´çÇÏ°Ô µÈ´Ù. À§¼º SAR žÀçü ½Åȣó¸® ¹× Á¦¾î ÀåÄ¡ °³¹ß Á÷¹«´Â Á¦¾îÀåÄ¡ ±Ô°Ý ºÐ¼® ¹× ±Ô°Ý °ËÁõ ü°è ¼ö¸³, Á¦¾îÀåÄ¡ ¾ÆÅ°ÅØÃ³ ¼³°è¡¤±¸Çö¡¤°ËÁõ, µðÁöÅÐ ½Åȣó¸® ¾Ë°í¸®Áò ¿¬±¸ °³¹ß, FPGA ¼Û¡¤¼ö½Å ½Åȣó¸® ·ÎÁ÷ ¾Ë°í¸®Áò °³¹ß ¹× °ËÁõ, SAR ½Ã½ºÅÛ ¼³°è Áö¿øÀ» ¼öÇàÇÏ°Ô µÈ´Ù. À§¼ºSE ºÐ¾ß¿¡¼­´Â À§¼ºÃ¼ ETB ¹× FM °ËÁõ °èȹ ¼ö¸³, DVCM »êÃ⡤°ü¸®, ÅëÇÕ ½ÃÇè ¼öÇà, EMC ±Ô°Ý °ü¸® ¹× ½ÃÇè°ú ÇÔ²² À§¼ºÃ¼ ÀÓ¹«¡¤±Ëµµ ¼³°è¡¤ºÐ¼®, ÀÚ¼¼Á¦¾î°è ¼³°è¡¤ºÐ¼®, ¿î¿ë ½Ã³ª¸®¿À ¹× ¿î¿ë ¸ðµå ¼³°è ¾÷¹«¸¦ °æÇèÇÏ°Ô µÈ´Ù. À§¼ºÃ¼ Àü±âÁ¾ÇÕ ¿£Áö´Ï¾î´Â Àü¿ø¡¤Åë½Å µî Àü±âÀû ÀÎÅÍÆäÀ̽º ¼³°è¡¤ºÐ¼®, À§¼ºÃ¼-Áö»óü °£ CAD/TAD Á¤ÀÇ, ÅëÇÕ ½ÃÇ衤°ËÁõ ¹æ¾È ¼ö¸³, ETB ¹× IST ½ÃÇè Script °³¹ß, Áö»ó½ÃÇèÁö¿øÀåºñ ¿î¿ë, À§¼º °³¹ß¡¤¿î¿ë ½ÃÇèÆò°¡(DT/OT) ¼öÇàÀ» ´ã´çÇϸç, À§¼ºÅë½Å½Ã½ºÅÛ RF ¿£Áö´Ï¾î´Â Á¤Áö±Ëµµ¡¤Àú±Ëµµ À§¼ºÅë½Å¿ë RF ½Ã½ºÅÛ ¼³°è ¹× ½ÃÇè, ´Éµ¿À§»ó¹è¿­ ±â¹Ý RF¸ðµâ °³¹ß, ¾ÈÅ׳ª¡¤RF½Ã½ºÅÛ ÅëÇÕ ¹× ½ÃÇè, ¹«¼±½Ã½ºÅÛ ¶Ç´Â °èÃøÀåºñ ±¸Ãà ¾÷¹«¸¦ ¸Ã°Ô µÈ´Ù.

Á÷¹«º° ÀÚ°Ý ¿ä°ÇÀº »óÀÌÇϳª °øÅëÀûÀ¸·Î °ü·Ã Àü°ø Çлç ÀÌ»óÀÇ ÇзÂÀÌ ¿ä±¸µÈ´Ù. µðÁöÅÐ HW ¿£Áö´Ï¾î¿Í Àú±Ëµµ À§¼ºÅë½Å OBP ½Åȣ󸮺Π°³¹ß, À§¼º SAR žÀçü ½Åȣó¸® ¹× Á¦¾î ÀåÄ¡ °³¹ß, À§¼ºSE(ÅëÇÕ¡¤½ÃÇè) Á÷¹«´Â Ç×°ø¿ìÁÖ¡¤ÀüÀÚÀü±â¡¤Á¦¾î¡¤Àü±â¡¤ÀüÀÚ¡¤Åë½Å µî °ü·Ã Àü°ø Çлç ÀÌ»ó¿¡ À¯°ü °æ·Â 5³â ÀÌ»ó(¼®»ç¡¤¹Ú»ç °æ·Â Æ÷ÇÔ)À» ¿ä±¸Çϸç, µðÁöÅÐ Çϵå¿þ¾î(FPGA/MCU/CPU ±â¹Ý) ȸ·Î ¼³°è¡¤ºÐ¼® ¶Ç´Â Á¦ÀÛ¡¤½ÃÇè °æÇèÀÌ ÇÊ¿äÇÏ´Ù. À§¼ºSE(ÀÓ¹«¿î¿ë¡¤ÀÚ¼¼Á¦¾î)¿Í À§¼ºÃ¼ Àü±âÁ¾ÇÕ ¿£Áö´Ï¾î, À§¼ºÅë½Å½Ã½ºÅÛ RF ¿£Áö´Ï¾î´Â ¼®»ç ¹× °æ·Â 3³â ÀÌ»ó ¶Ç´Â ¹Ú»ç ÀÌ»óÀÇ Çз¡¤°æ·Â Á¶°ÇÀ» °®Ãß¾î¾ß ÇÑ´Ù. ¿ì´ë»çÇ×À¸·Î´Â Á÷¹«¿¡ µû¶ó À§¼ºÃ¼ žÀçÄÄÇ»ÅÍ °³¹ß °æÇèÀÚ, À§¼ºÃ¼ ¿ø°Ý¸í·ÉÃøÁ¤°è °³¹ß °æÇèÀÚ, FPGA Logic °³¹ß ¶Ç´Â ºÐ¼® °æÇèÀÚ, CCSDS Ç¥ÁØ¿¡ µû¸¥ ¿ø°Ý ¸í·É(TC)/¿ø°Ý ÃøÁ¤(TM) Layer ±¸Á¶ ¼³°è °æÇèÀÚ, ¿µ¾î ȸȭ °¡´ÉÀÚ, Versal ¹× RFSoC °³¹ß °æÇèÀÚ, Verilog HDL RTL ´É¼÷ÀÚ, À§¼º¡¤·¹ÀÌ´Ù¡¤Ç×°ø µî ¹«±âü°è °³¹ß °æÇèÀÚ, EMC/EMI °ü·Ã °³¹ß °æÇèÀÚ, ¿¬±¸ ÇÁ·ÎÁ§Æ® ¼öÇà ¹× ³í¹®¡¤Æ¯Çã °æÇèÀÚ µîÀÌ ÇØ´çµÈ´Ù.

±Ù¹«Áö´Â Á÷¹«¿¡ µû¶ó ¿ëÀΡ¤ÆÇ±³ ¶Ç´Â ¼­Çö¡¤ÆÇ±³À̸ç, Áö¿øÀº ä¿ë ½Ã ¸¶°¨À¸·Î ¿î¿µµÇ´Â »ó½Ã ä¿ë ¹æ½ÄÀ¸·Î ÁøÇàµÈ´Ù. ºÐ¾ßº° ä¿ëÀÌ ¿Ï·áµÉ °æ¿ì º°µµ ¾È³» ¾øÀÌ Á¶±â Á¾·áµÉ ¼ö ÀÖ¾î °ü½É ÀÖ´Â Áö¿øÀÚ´Â ¼­µÑ·¯ Áö¿øÇÏ´Â °ÍÀÌ ÁÁ´Ù. ÀÚ¼¼ÇÑ ³»¿ëÀº 'ÇÑÈ­½Ã½ºÅÛ'ÀÇ Ã¤¿ë ȨÆäÀÌÁö ÇÑÈ­ÀÎ(www.hanwhain.com)¿¡¼­ È®ÀÎÇÒ ¼ö ÀÖ´Ù.